PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-068879

(43)Date of publication of application : 07.03.2003

(51)Int.CI.

H01L 21/8242 H01L 21/28 H01L 21/768 H01L 27/108

(21)Application number: 2001-255737

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

27.08.2001


(72)Inventor: KINUGASA AKINORI

SHIRATAKE SHIGERU

(54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device in which electrical short circuit is controlled, and a method of manufacturing the same.

SOLUTION: A silicon oxide film 4 is formed on a semiconductor substrate covering a gate electrode 2. Next, a silicon thermal oxide film 5 is formed on the surface of the silicon nitride film 4 by executing the thermal oxidation process to the silicon oxide film 4. When pin holes exist on the silicon nitride film 4, the insides of these pin holes are oxidized and are filled with the silicon oxide film. Next, a silicon nitride film 4a is formed by conducting unisotropic etching to the silicon nitride film. Thereafter, a contact hole 8 is formed to the silicon oxide film 6 formed on the semiconductor substrate. A bit line contact 20 is formed in the contact hole 8 and moreover a bit line 21 is also formed therein.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国情养/广(JP)

(12) 公開特許公報(A)

(11)特許出職公開發导

特第2003-68879 (P2003-68879A)

(43)公開日 平成15年3月7日(2003.3.7)

(51) IntCL'		課別配身	.F∵I		于"(学 考)	
HOIL	31/8243		H011. 2	1/28	L	4M104
	21/28			7/10	M 6F088 881B 5F088	
			2			
	21/768		21/90		D	
	27/108					
			審定請求	水開水	開東班の数15	OL (全 18 17)
(21) 出職選手	→	特願 2001-255737(P2001-255737)	(71) 出題人)]3 \$#\$-C-#2*	-
(22) 出劃日		平成13年8月27日(2001: 8.27)			作用区域の内二	丁月2季8号
			(72)発現者			,
				東京都千代田区九の内二丁目2番8号 三 菱環機株式会社内		
			(72)発明者	白竹	Ħ	
				1 11	F代田区丸の内二 株式会社内	丁目2番8号 三
			(74)代理人			
			(/4) T (AMA)			外4名)


(54) 【発明の名称】 半導体装置およびその制造方法

(57)【要約】

・【課題】 電気的短絡の抑制される半導体装置とその製造方法を提供する。

【解決手段】 ゲート電極でを積うように、半導体基板 1上にシリコン室化限名を形成する。次に、ジリコン室 化限名に熱酸化処理を施すことにより、シリコン室化 4の表面にシリコン熱酸化限5を形成する。シリコン室 化既名にピンホールが存在する場合には、そのピシホー ル内も酸化されてシリコン熱酸化限により埋め込まれ る。次に、シリコン室化限に異方性エッチングを施すこ とにより、シリコン室化限40を形成する。その後、半 降体基板上に形成したシリコン酸化限6にコンタクトホール8を形成する。そのコンタクトホール8内に、ピットラインコンタクト部20を形成し、さらにピットライ

ン2 1を形成する。



規模反比較く

[特許請求の範囲]

【請求項 1】 単導体基版の主義面上に形成された側面 と上面を有する第1導電部と、

前記第:1導電部の前記側面上および前記上面上を覆うように形成された第1絶縁限と、

前記第169条限を覆うように前記半導体基板上に形成された前記第169条限とはエッチング特性の異なる第26分限と

前記第1競縁既と平面的にオーバラップし、前記半導体 基版の表面を露出するように前記第2絶縁既間形成され た間点報と

前記開口部内に形成された第2導電部とを備え、

前記第1路線膜には前記第1基電部と前記第2基電部と の間を空洞が実質的に真通するのを防止するための処理 が加されていることで、前記第1基電部と前記第2基電 部との電気的な短輪が阻止された、半降体装置。

【請求項2】 前記第1路縁敗は少なくとも2層からなる。請求項1記載の単導体装置。

【請求項3】 前記第1組縁既に独敵化処理を施すことにより形成された独敵化部を含む、請求項1まだは2に記載の半連体経濟。

【請求道4】 前記第1語縁限にピンホールが存在する 組合に

前記無酸化部は前記ピジボール内に形成されている。請求項3記載の半導体装置。

【請求項5】 前記無酸化部は、前記第1指縁膜の表面に形成された裏面無酸化部を含む、請求項3または4に記載の単格体装置。

【財求項6】 前記第1導電部はゲート電極を含み、 前記第2導電部はビットラインコンタグト部を含む、財 求項1~5のいずれがに記載の半導体装置。

(請求項7) 前記第1絡縁膜はシリコン鉱化膜であ

前記第2倍採取はシリコン酸化財である。請求項1~6のいずれかに記載の半導体装置。

【請求項 8】 単導体益振の主表面上に側面と上面を有する第1 導電部を形成する工程と、

前記第1等重部の前記側面上および前記上面上を覆うように第1発縁限を形成する工程と、

前記第 1絶縁敗を覆うように前記半導体基板上に前記第 1 絶縁敗とはエッチング特性の異なる第2絶縁敗を形成する工程と、

対記第1 絶縁既と平面的にオーバラップし、前記半導体 基版の裏面を露出するように前記第2絶縁既に閉口部を 形成する工程と、

前記開口部内に第2基電部を形成する工程とを有し、

前記第1億段限を形成する工程は、前記第1導電部と前記第2等電部との電気的な短絡を阻止するために、前記第1導電部と前記第2等電部との間を空洞が実質的に貫通するのを防止する所定の処理を施す工程を備えた、半

導体装置の製造方法。

【請求項9】 前記第1648限を形成する工程は、前記 所定の処理として前記第1648限を少なくとも2層形成 する工程を含む、請求項B記載の半導体装置の製造方 法。

【請求項10】 前記第1絡線膜を形成する工程は、前記所定の処理として無酸化処理を施すことにより無酸化 競を形成する工程を含む、請求項9または9に記数の半 降体装置の製造方法。

【請求項11】 前記熱酸化部を形成する工程は、

前記第164年限を形成する際に前記第164年中にピンホールが生じた場合に、前記ピンホール内に前記熱酸化部を形成する工程を含む、請求項10記載の半導体装置の製造方法。

【請求項12】 前記納酸化部を形成する工程は、

前記第1絶縁度の表面に裏面熱酸化部を形成する工程を 含む、請求項10または11に記載の半導体装置の製造 方法。

【請求項13】 前記無限化部を形成する工程の後、前記表面股化部を除去する工程を含む、請求項1.2記載の半導体装置の製造方法。

(請求項14) 前記第1導電部を形成する工程はケード電優を形成する工程な会み、

前記第2導電部を形成する工程はピットラインコンダクト部を形成する工程を含む、請求項目~13のいすれかに記載の半導体経営の製造方法。

〔諸求項15〕 前記第1箱縁膜はシリコン窒化膜であり。

前記第2絶縁限はシリコン酸化限である。請求項8~1 ずのいずれがに記載の半導体装置の製造方法。

【発明の詳細な説明】

(0000 ta

(発明の属する技術分野) 本発明は半峰体装置およびその観音方法に関し、特に、電気的短路の抑制される半導 体装置と、その製造方法に関するものである。

[.00.02]

【従来の技術】従来の半導体装置の一例としてダイナミック・ランダム・アクセス・メモリ(以下「DRAM」と記す。)について説明する。代表的なDRAMの又モリセルは、図67に示すように、コラのスイッチングトランジスタエとコラのキャバシタでから構成される。そのメモリセルのスイッチングトランジスタエのゲートにはワード線102が接続され、一方のソース・ドレインにはビットライン120が接続され、他方のソース・ドレインにはキャバシタでが接続されている。

(0003) 次に、メモリセルにおけるスイッチングトランシスタ近傍の構造の一例について説明する。図38に示すように、半導体基板101上にゲート結縁以110を介在させてポリシリコン以102mおよびタングステンシリサイド以102mを含むゲート電極102m形

成されている。なお、そのゲート電極102を挟んで位置する半導体を仮101の一方の領域と他方の領域とには、ソース・ドレイン領域(図示せず)がそれぞれ形成されている。

【0004】そのゲード電極108上にシリコン室化限103が形成されている。そのシリコン室化限103およびゲード電極102の側面上にサイドウォール倍縁限としてのシリコン室化限104が形成されている。そのシリコン室化限104を覆うように半導体基板1.01上にシリコン酸化限106が形成されている。

【0005】 ぞのシリコン酸化酸 106には、ソース・ドレイン領域と電気的に接続されるピットラインコンタクト部 120が形成されている。シリコン酸化既 106上には、ピットラインコンタクト部 120と電気的に接続されるピットライン 121が形成されている。従来のDRAMのメモリセルにおけるスイッチングトランジスタの近傍部分は上記のように構成される。

[0006]

【発明が解決しようとする課題】しかしながら、上述した従来のDRAMにおいては次に示すような問題点があった。ゲート電極102の側面上に位置するサイドウォール絶縁限としてのシリコン金化限104は、ゲート電極102およびシリコン金化限103を積うように半導体を振101上に形成されたシリコン窒化限に異方性エッチングを加すことによって形成される。

【0007】 このシリコン窓化映 104を形成する際に、シリコン窓化映 104中に発生する気泡や水分または異物に起因して、図98に示すように、シリコン窓化映 104にピンホール 117年じることがある。

【0008】 このようなピンポール 1 1 1 が存在することで、ピンポール 1 1 1 とゲート電極 1 0 2 との間に位置するシリコン窒化膜 1 0 4 が極所的に薄くなっている部分Aができることがある。このような状態でピットラインコンタクト部 1 2 0 が形成された場合。このシリコン窒化膜が薄くなっている部分Aにおいて電界が生じやすくなる。

【0009】そのため、このシリコン窓化既104におけるこの部分Aを介して、図37に示すように、ゲート 電極102とビットライン120との間に電気的な短絡 (矢印130)が生じることがあった。また、ピンホール11が比較的大きい場合には、直接ゲート電極102とビットラインコンタクト部120との間に電気的な短絡が生じることがあった。その結果、DRAMが所建の動作を行うことができなる問題があった。

[00:10] 本発明は上記問題点を解決するためになされたものであり、一つの目的は電気的短額の抑制される半導体装置を提供することであり、他の目的はそのような半導体装置の製造方法を提供することである。

[0011]

【課題を解決するための手段】本発明の1つの局面にお

ける半導体装置は、第1番極部と第1絶縁既と第2絶縁 既と開口部と第2導電部と短緒防止部を備えている。第 1導電部は、半導体基板の主表面上に形成された側面と 止面を有する。第1絶縁既は、第1導電部の側面上および上面上を覆うように形成されたいる。第2絶縁既は、第1絶縁既を置うように半導体基板上に形成され第1絶縁 競比とはエッチング特性が異なる。開口部は、第1絶縁 既と平面的にオーバラップし、半導体基板の表面を露出 するように第2絶縁限に形成されている。第2導電部 は、開口部内に形成されている。第2導電部 は、開口部内に形成されている。第1絶縁既には第1導 電部と第2導電部との間を空洞が実質的に重通するのを 防止するための処理が随されていることで、第1導電部 と第2導電部との電気的な短緒が阻止されている。

10013 | 杯ましくは、第1箱縁限は少なくとも2月からなる。この場合には、第1箱縁限のうち1層目の層に生じたビンボールは2層目の層によって積われることになる。これにより、第1導電部の近傍の第1結縁限の部分から第2導電部の近傍の第1結縁限の部分にまで到達するような比較的大きなビンホールの形成が抑制されて、第1導電部と第2準電部との電気的な環境を効果的に阻止することができる。

(00:14) また好ましくは、第1語縁眼に熱酸化処理を施すことにより形成された無酸化部を含んでいる。

[00:15] これにより、第1英電部と第2英電部との 間に熱酸化部が位置することになり第1英電部と第2英 電部との絶縁耐性が向上して、両者の電気的な短絡を暗 実に阻止することができる。

(0015) さらに好ましたは、第1指縁既にピンホールが存在する場合に、熱酸化部はそのピジホール内に形成されている。

【0017】この場合には、たとえばピンホールと第1 経電部との間に位置する第1路線膜が極所的に渡くなっ ている部分ができても、ピンホール内が熱酸化部によっ て充填されていることで、ピンホール部分近傍において 電界が発生することが抑制される。

(00:18) また好ましくは、熱酸化部は、第1矩段映の表面に位置する表面熱酸化部を含んでいる。

(0019) これにより、第144番部と第244電部との間には第1拾縁限に加えて表面熱酸化部が位置することになり、第144番部と第24年部との絶縁耐性がさらに向上して、両者の電気的な短額をより確実に阻止することができる。

(0020) 好ましくは、第1英電部はゲード電極を含み、第2英電部はピットラインコンタクト部を含んでいる。

【0021】この場合には、たとえばDRAMなどのメモリ素子を有する半導体装置の電気的動作の安定性が向けする。

【0022】より具体的な関種として、第1結縁関はシリコン盤化限であり、第2絶縁関はシリコン酸化限である。

【0023】この場合には、ジリコン室化映を実質的にエッチングすることなくシリコン酸化映だけをエッチシグすることができ、自己整合的に容易に閉口部を形成することができる。

【0024】本発明の他の局面における半導体装置の製造方法は以下の工程を備えている。半導体基板の主表面上に側面と上面を有する第1基電部を形成する。その第1基電部の側面上および上面上を覆うように第1種縁限を形成する。第1種縁既を覆うように第2種縁限を形成する。第1種縁限と平面的にオーバラップし、半導体基板の表面を露出するように第2種縁限に開口部を形成する。その開口部内に第2基電部を形成する。第1種縁限を形成する工程は、第1基電部と第2基電部との観点的な短格を阻止するために、第1基電部と第2基電部との短点的な短格を阻止するために、第1基電部と第2基電部との随を空間が実質的に質過するのを防止する所定の処理を施す工程を備えている。

【0025】この半導体装置の製造方法によれば、第1 組縁限を形成する工程において、第1組縁限に第1導電 部と第2導電部との間を空洞が実質的に貫通するのを防 止する所定の処理が施される。これにより、たとえば第 1組縁限を形成する際に生じるピンホールが第1導電部 と第2導電部との間を貫通するようなことが防止され て、第1導電部と第2導電部との電気的な短線を阻止す ることになる。その結果、電気的動作の安定性の高い半 導体装置が得られる。

【ロロ26】好ましくは、第1絶縁既を形成する工程は、所定の処理として第1絶縁既を少なくども2層形成する工程を含んでいる。

【0027】これにより、仮に第1絶縁限のうち1層目の層にピンホールが生じたとしても、そのピンホールは2層目の層によって積われることになる。これにより、第1導電部の近傍の第1絶縁限の部分から第2導電部の近傍の第1絶縁限の部分にまで到達するような比較的大きなピンホールの形成が抑制されて、第1導電部と第2 達電部との電気的な短語を効果的に阻止することができま

【0028】また好ましくは、第1節縁関を形成する工程は、所定の処理として第1節縁関に熱酸化処理を施すことにより熱酸化部を形成する工程を含んでいる。

[0029] これにより、第1導電部と第2導電部との

間に熱酸化部が形成されて第1導電部と第2導電部との 絡縁耐性が向上し、両者の電気的な短線を確実に阻止す ることができる。

【0030】さらに好ましくは、その無酸化部を形成する工程は、第1絶縁限を形成する際に第1絶縁限中にピンホールが生じた場合に、そのピンホール内に無酸化部を形成する工程を含んでいる。

(10031) これにより、たとえばピンホールと第1時 電部との間に位置する第1倍縁関が極所的に強くなって いる部分ができても、ピンホール内に無酸化部が形成さ れることで、ピンホール部分近傍において電界が発生す ることが抑制される。

【0032】また好ましくは、熱酸化部を形成する工程は、第1絶縁関の表面に熱酸化部を形成する工程を含んでいる。

【00(33】 これにより、第1導電部と第2導電部との間には第1絶縁限に加えて表面無酸化部が形成されて第1導電部と第2導電部との路縁耐性がさらに向上し、両者の電気的な短視をより確実に阻止することができる。【0034】 さらに好ましくは、無酸化部を形成する工程の後、表面酸化部を除去する工程を含んでいる。

(100.05) 熱酸化部を形成する際には、たとえば閉口部の底に露出した半導体基板の表面にも表面酸化部が形成される。このような半導体基板の表面に形成された表面酸化部を除去することで、第2導電部と半導体基板との所定の電気的な接触が可能になる。また、裏面酸化部をたとえばウエットエッチングにより除去する際に、ピンホールに形成された熱酸化部が除去されることもないので、第1導電部と第2導電部との電気的な短镜を防止する効果も低下しない。

(*00/86) 好ましくば、第1導電部を形成する工程は、 ゲート報補を形成する工程を含み、第2導電部を形成す る工程は、ビットラインコンタクド部を形成する工程を 含んでいる。

【0037】これにより、たとえばDRAMなどのメモリ素子を有する半導体装置の電気的動作の安定性が向上する。

(0003) 具体的な映画として、第1結縁映はジリコン室化映であり、第2絡縁映はシリコン酸化映であることが好ましい。

【0039】これにより、シリコン窓化限を実質的にエッチングすることなくシリコン酸化限だけをエッチングすることができ、自己整合的に登場に開口部を形成することができる。

[00:40]

【発明の実施の形態】実施の形態1

本発明の実施の形態1に係るDRAMの製造方法とその 方法によって得られる半導体装置について説明する。ま す図1に示すように、半導体基板1上にゲート経験限1 Dを介してゲード電極となるたとえばポリシリコン映お よびタングステンシリサイド概を順次形成する。そのタングステンシリサイド限上に、たとえばCVD(Chemic al Vapor Deposition)法等によりシリコン室化限を形成する。そのシリコン室化限上に所定のレジストパターン(図示せず)を形成し、そのレジストパターンをマスクとしてシリコン室化限に異方性エッチングを施すことにより、ゲード電極をパターニングするためのマスク材となるジリコン室化限3を形成する。

【0041】そのシリコン室化限のをマスクとしてタングステンシリコン限およびポリシリコン限に順次異方性エッチングを施すことにより、ポリシリコン限20およびタングステンシリコン限20を含むゲート電優2を形成する。次に、たとえばCV D法によりシリコン室化限3およびゲート電極2を預うように、半導体基板1上にシリコン室化限4を形成する。

【00.4.2】次に、図2に示すように、そのシリコン窓 化膜4に熱酸化処理を施すことにより、シリコン窓化膜 4 の裏面にシリコン熱酸化膜5を形成する。このとき、 後述するようにシリコン窓化膜4にピンホールが存在す るような場合には、そのピンホール内も酸化されてシリコン熱酸化膜により埋め込まれることになる。

【0043】次に、図3に示すように、シリコン熱酸化 限5によって取われたシリコン変化既4の全面に異方性 エッチングを施すことにより、ケード電極2およびシリ ロン変化既3の側面上にサイドウォール経縁既としての シリコン変化既40を形成する。

【0044】次に、図4に示すように、シリコン窒化財4a、3およびゲート電極2を覆うように、半峰体基板1上に、CVD法によりシリコン窒化限とはエッチング特性の異なるたとえばBPTEOS(Boro:Phospho Fetra Ethyl Ortho Silicate glass)限などのシリコン酸化限6を形成する。

【0045】 次に、図5に示すように、ジリコシ酸化膜 5上に所定のレジストパターン7を形成する。そのレジストパターン7をマスクとしてシリコン酸化膜 6に異方 性エッチングを施すことにより、シリコン基板 1の表面 を類出するコンタクトホール8を形成する。その後、レ ジストパターン7を除去する。

(100.4.6) なお、コンダクトホールもは、平面的ビシリコン窓化膜 4 a とオーバラップずるように配置される。そのため、シリコン窓化膜 4 a が実質的にエッチングされることなくシリコン酸化膜 6 がエッチングされて、コンダクトホール8が自己整合的に容易に形成される。

【0047】次に、そのコンタクトホール8を埋めるように、シリコン酸化限6上にたとえばCV O法によりドープトポリシリコン既(図示せず)を形成する。その後、図6に示すように、そのドープトポリシリコン酸化 全面に異方性エッチングを施してシリコン酸化限6の上面上に位置するドープトポリシリコン関を除去すること により、コンタクトホール 9内にドープトポリシリコシ 関を残してピットラインコンタクト部を立を形成する。 【0049】次に、図7に示すように、シリコン酸化限 5上にピットラインコンタクト部とつと電気的に接続されるピットライン21を形成する。これにより、メモリセルにおけるトランジスタの主要部分が形成される。このDRAMでは、この後、キャパシタや各メモリセルを電気的に接続する金属配換等(いずれも図示せず)が形成されることになる。なお、メモリセルの等価回路は図ってに示す回路と同じである。

(.00.49) 上述したDRAMの製造方法では、ゲート 電極2の側面上に形成されるサイドウォール絶縁膜とし でのシリコン窓化膜4 e は、図1に示すようにゲート電 極2等を覆うように形成したシリコン密化膜4に異方性 エッチングを施すことによって形成される。

(00501図1に示す工程においてシリコン選化既4を形成する際には、前述したように、シリコン選化既4中に発生する気泡や水分または異物に超因してシリコン強化既4は、シリコン酸化既などの他の絶縁限と比べると比較的硬い限質である。そのため、このピンホールは後の工程における処理によっては影響を受けにくく、ピンホールとしてシリコン変化既4中にそのまま残ることがます。

(10051) そこで、図とに示すように、シリコン室化 映 4を形成した後に熱酸化処理を施す。熱酸化処理を施 すことで、図 8に示すように、シリコン窒化映 4の表面 にはシリコン熱酸化映 5が形成されるとともに、シリコ ン室化映 4にピンホール 1 十が存在している場合には、 そのピンホール 1 1内がシリコン熱酸化映 5 6によって 埋め込まれることになる。

「10052」この秘酸化処理の後は、ビンホール・1内 がシリコン熱酸化粧5点によって埋め込まれた状態で、 上述した図3~図7に示す4処理が半導体器板に随きれることになる。

【0053】そして、図りに示すように、ビットライン 21が形成された段階においても、シリコン窓化限4a に残存するビンホール11内はシリコン熱酸化限5aに よって埋め込まれた状態が維持されている。

【、OO.54】 されにより、図3.8に示す従来のDRAMのようにピンホール1.11をゲート電極1.02をの間に位置するシリコン室化限.104が極所的に稼くなっている部分Aができても、本半導体装置では、ピンホール1.1内がシリコン熱酸化限.5 aによって埋め込まれていることで、ピンボール1.1部分近傍において電界が発生することが抑制される。

【00.55】 その結集、ビットラインコンタクト部2.0.を介してゲート電極2とビットライン21との電気的な 短輪を抑制することができ、所建の動作を確実に行うことのできるDRAMが得られる。 [0056]実施の形態を

本発明の実施の形態2に低るDRAMの製造方法とその方法によって得られる単模体装置について説明する。前述した図1に示す工程と同様の工程を建て、図1.0に示すように、ゲート電極2等を摂うように半導体基板1上にシリコン窒化既4を形成する。次に、図1.1に示すように、シリコン窒化既4の全面に異方性エッチングを施すことにより、ゲート電極2およびシリコン窒化限3の側面上にサイドウォール路縁限としてのシリコン窒化度4.6を形成する。

【0057】次に、図12に示すように、シリコン室化 関46、3に熱酸化処理を施すことにより、シリコン室 化既46、3の表面にシリコン熱酸化期5を形成する。 このとき、役通するようにシリコン室化既4に残存する ピンホールにおいては、そのピンホール内も酸化されて シリコン熱酸化限により埋め込まれることになる。

【00.58】次に、図13に示すように、シリコン熱酸化関5を覆うように、半導体基振1上に、 OV D法によりシリコン変化関4 a とはエッチング特性の異なるたとえばBPTEO S限などのシリコン酸化関5を形成する。

【0099】次に、図14に示すように、シリコン酸化 関6上に所定のレジストパターンでを形成する。そのレジストパターンでをマスクとしてシリコン酸化関6に異 方性エッチングを施すことにより、シリコン基版1の表 面を露出するコンタクトホール8を形成する。その後、 レジストパターンでを除去する。

【0080】その後、前述した図5および図7に示す工程と同様の処理を施すことにより、ビットライシコンタクト部20およびビットライン21を形成する。これにより、図15に示すように、メモリセルにおけるトランジスタの主要部分が形成される。

【0061】上述したORAMの駅造方法では、図16に示すように、シリコン窓化限4を形成する際にシリコン窓化限4中にピンホールが生じたとしても、シリコン窓化限4を施するとによって、ピンホール内がシリコン熱酸化限5.6によって埋め込まれることになる。

【00.6.2】これにより、図1.7に示すように、本半塔体装置ではピシホール1.1内がシリコン熱酸化限5.8によって埋め込まれていることで、すでに説明したように、ピンホール1.1部分近傍において電界が発生することが抑制される。その結果、ピットラインコンタクト部2.0を介してゲート電極2とピッドライン2.1との電気的な短絡を抑制することができ、所望の動作を確実に行うことのできるDRAMが得られる。

【0063】前述した実施の形態1では、シリコン室化 限4を形成した後シリコン室化限4の全面に異方性エッ チングを施す前に熱酸化処理が施されていた。この場合 には、シリコン室化限4を形成する際に生じたビンホー ルの形状によっては、熱酸化処理によってピンホールの ぬの部分がシリコン熱酸化既により埋め込まれずに空洞 のままの状態であることが想定される。

【00.64】そのような場合には、シリコン会化は4の全面に異方性エッチングを施した際にピンホールの空洞部分が露出するおぞれがある。その状態でピットラインコンタクト部を形成すると、従来のDRAMと同様にピンホール11とケード電極2との間に位置するシリコン窓化は46が極所的に違くなっている部分において電界が生じて、ピットラインコンタクト部20を介してゲート電極2とピットライン21との電気的な短語が超こることが想定される。

【0065】これに対して、上述した方法では、サイドウォール格様限としてのシリコン窓化関46を形成した後にシリコン窓化関46に熱酸化処理を施すことで、図1.7に示すよう、シリコン窓化関46に残存するピンホール・1.1内に確実にシリコン熱酸化関56が形成されて、シリコン熱酸化関によって埋め込まれていないピンホールが露出するようなことがなくなる。

【0066】その結果、ゲート電極2とビットライン2 1、どの電気的な短輪を確実に防止することができる。 【0067】実施の形態3。

本発明の実施の形態3に係るDRAMの製造方法とその方法によって得られる単導体装置について説明する。前述した図10および図11に示す工程と同様の工程を経 た後、図18に示すように、シリコン変化映4e、3を 積うように、たとえばCVD法により半導体基板1上に きらにシリコン変化映24を形成する。

(COO:6月) 次に、図19に示すように、そのシリコン 愛化既と4の全面に異方性エッチングを施すことにより、シリコン室化限4点の表面上にサイドウオール格様 限としてのシリコン変化限24点をさらに形成する。

【00.69】その後、耐速した図4~図フに示す工程と、同様の処理を施すことにより、図20に示すように、ビットラインコンタクト部20およびビットライン21を形成する。これにより、メモリセルにおけるドランジスタの主要部分が形成される。

(0070) 上述したDRAMの製造方法では、図16に示すように、シリョン窒化限4。を形成した後にそのシリョン窒化限4。を取るように、さらにシリコン窒化限24が形成される。

(0071) これにより、図21に示すように、本半導体装置ではシリコシ会化限4を形成する際に生じたピンポールがサイドウォール経験限としてのシリコン会化限4。にピンポール11。として残存していても、シリコン会化限24を形成することで、そのピンポール11。が密がれることになる。

【0072】また、シリコン室化膜2.4を形成する際に生じたビンホール116とシリコン室化膜4.6に残存するビンホール116とが繋がることもなく、比較的大き

なピンホールが形成されるのを防止することができる。

【0073】これにより、図22に示すように、ゲート電極2の近傍のシリコン室化関4mの部分からビットラインコンタクト部20の近傍のシリコン室化関24mの部分にまで到達するようなピンホールが形成されることがなくなり、ゲート電極2とビットラインコンタクト部20との間をピンホールが貫通するのを防止することができる。

【0074】その結果、ビットラインコンタクト部20を介してゲート報極2とビットライン21との電気的な、 短輪を抑制することができ、所足の動作を確実に行うことのできるDRAMが得られる。

【0075】実施の形態4

本発明の実施の形態4に係るDRAMの製造方法とその方法によって得られる半導体装置について説明する。前述した図1に示す工程と同様の工程を経て、図23に示すように、ゲート電極2等を覆うように半導体基板1上にシリゴン金化限4を形成する。

【0076】次に、図24に示すように、シリコン窒化 関4の全面に異方性エッチングを施すことにより、ゲー ト電極2およびシリコン窒化限3の側面上にサイドウォール絶縁限としてのシリコン窒化限4点を形成する。

(00.7.7.) その後、図2.5に示すように、シリコン窓 化膜4 e、3 およびゲート電極2.を摂うように、半算体 基版1上にシリコン窓化限4 e、3とはエッチング特性 の異なるたとえばBPTE0.5限などのシリコン酸化限 5を形成する。そのシリコン酸化関5上に所定のレジストパターンフを形成する。

【0078】次に、図2.5に示すように、そのレジストパターンでをマスクとしてシリコン酸化酸6に異方性エッチングを施すことにより、シリコン基板での表面を露出するコンタクトホール8を形成する。その後、レジストパターンでを除去する。

【0079】次に、図27に示すように、熱酸化処理を施すことにより、コンタクトホール8内の表面を含むシリコン酸化限6の表面およびシリコン変化限4eの表面にシリコン熱酸化限9を形成する。このとき、後述するように露出したシリコン変化限4eにピンホールが残存するような場合には、そのピンホール内も酸化されてシリコン熱酸化限により埋め込まれることになる。

(0080) 次に、図28に示すように、シリコン窓化 関48等の表面に形成されたシリコン熱酸化関9を、た とえばウエットエッチングを施すことにより除去して、 コンタクトホールの8の底に位置する半導体基版1の積 切の表面を露出する。

(0081) その後、前述した図5および図7に示す工程と同様の処理を施すことにより、ビットラインコンタクト部20およびビットライン21を形成する。これにより、図29に示すように、メモリセルにおけるトランジスタの主義部分が形成される。

【00.82】上述したDRAMの製造方法では、図3.0 に示すように、ジリコン窓化関4を形成する際にシリコン窓化関4中にピンホールが生じたとしても、コンタクトホール8を形成した後に熱酸化処理を施すことによって、露出したシリコン室化関4eに残存するピンホール11内がシリコン熱酸化関9eによって埋め込まれることになる。また、シリコン熱酸化関9を除去する際に、ピンホール11内に形成されたシリコン熱酸化関9eが除去されることもない。

【100(83) されにより、図31に示すように、ピンホール11内がシリコン熱酸化限96によって埋め込まれていることで、すでに説明したように、ピシホール11部分近傍において電界が発生することが抑制される。その結果、ピットラインコンタグト部20を介してゲート電極2とピットライン21との電気的な短線を抑制することができ、所提の動作を確実に行うことのできるDRAMが得られる。

(100:84) なお、この実施の形態では図を自に示す工程においてシリコン熱酸化既 9をウエットエッチングにより除去する場合について説明したが、図92に示すように、異方性エッチングを施すことによってコンタクトネール 9の底に半導体基振1の表面を露出させてもよ

(200:85) この場合には、シリコン熱酸化既らのうち 単導体基板の表面上やシリコン酸化既らの上面上に位置 するシリコン熱酸化既らの部分が発去されて、シリコン 酸化既らの裏面上やシリコン酸化既らの側面上に位置 するシリコン熱酸化既らは、あまり除去されず残ること になる。

(00086) これにより、ビットラインコンダクト部と Oとシリコン変化関4s どの間にシリコン熱酸化関 9が 介在することになり、ビットラインコンダクト部と 0と ゲート電極 2との経縁耐性を向上することができる。

[-00-87]-実施の形態5

本発明の実施の形態5に係るDRAMの製造方法とその方法によって得られる半導体装置について説明する。ここでは、実施の形態2において説明したシリコン変化既に独陸化処理を施す方法と、実施の形態3において説明したシリコン変化限を2層形成する方法とを組み合わせた方法について説明する。

【0088】まず、前述した図19に示す工程の後、図3.3に示すように、熱酸化処理を施すことによりシリコン窓化限24e、3等の表面にシリコン熱酸化限5を形成する。

【00.89】その後、耐速した図4~図グに示す工程と同様の処理を開すことにより、図3.4に示すように、ビットラインコンタクト部2.0およびビットライン2.1を形成する。これにより、メモリセルにおけるトランジスタの主要部分が形成される。

(0090) 上述したDRAMの製造方法では、図33

に示すように、シリコン窒化限4 e上にさらにシリコン窒化限2.4 e が形成される。これにより、シリコン窒化 既 4 を形成する際に生したピンホールがサイドウォール 絶縁限としてのシリコン窒化既4 e にピンホール11 e として残存していても、シリコン窒化限2.4 e を形成することにな ることで、そのピンホール11 e が密がれることにな る。

a. 1) , I

(0091) そして、シリコン窒化膜24aを形成する 陽に生じたビンホールがピンホール 1 1 bとして残存し ていても、シリコン窒化膜24aが形成された後に熱酸 化処理が施されることによりピンホール 1 1 b内にシリ コン熱酸化膜5bが形成され、ピシホール 1 1 a内にも シリコン熱酸化膜5aが形成されることになる。

【0092】また、コンダクドホール内に露出したシリコン無酸化限さを、たとえばウエッドエッチングにより除去する際に、ピンホール1 1 b内に形成されたシリコン熱酸化限5 a が除去されることもない。さらに、シリコン熱酸化限5を除去ずることで、半導体基係1とビットラインコンタクト部20とのコンタクト抵抗も低温することができる。

【0093】以上により、ビッドラインコンタクト部2 ロとゲート電極2との絶縁耐性が向上し、ビットライン コンタクト部20を介してゲート電極2とビットライン 21との電気的な揺締を確実に抑制することができ、所 望の動作を確実に行うことのできるORAMが得られる。

[0094]実施の形態 6

本発明の実施の形態らに係るDRAMの製造方法とその方法によって得られる半導体装置について説明する。ここでは、実施の形態のにおいて説明したシリコン室化関を2層形成する方法と実施の形態4において説明したビットラインコンダクトホール開口後にシリコン室化関に、独酸化処理を施す方法とを狙み合わせた方法について説明する。

(0095)ます。前述した図18および図19に示す 工程を軽す。図20に示す工程においてシリコン酸化既 6にコンタクドホール8を形成した後、熱酸化処理を施 すごとにより。図35に示すように、コンタクトホール 8内の表面を含むシリコン酸化既5の表面およびシリコン変化限248の表面に熱酸化限9を形成する。

【0096】次に、図36に示すように、熱酸化既9の全面に異方性エッチングを施すことにより、コンタクトホール8の原面に半導体替版1の表面を露出する。その後、ビッドラインコンタクト部20およびビットライン21を形成する。これにより、メモリセルにおけるトランジスタの主要部分が形成される。

【0097】上述したORAMの製造方法では、図35に示すように、シリコン金化関4®上にさらにシリコン 金化関24®が形成される。これにより、シリコン金化 関4を形成する際に生じたビンホールがサイドウォール 船縁膜としてのシリコン窒化膜4gにピンボール11g として残存していても、シリコン窒化膜24gを形成することで、そのピンボール11gが密がれることになる。 **8**1 () ,

【0098】そして、シリコン変化膜24aを形成する際に生じたピンホールがピンホール116として残存していても、コンタクドホール8が形成された後にシリコン変化膜24a等に熱酸化処理が施されることによりピンホール116内にシリコン熱酸化膜5aが形成され、ピンボール11e内にもシリコン熱酸化膜5aが形成されることになる。

(0099) また、コンタクトホール8内に形成されたシリコン熱酸化既9に異方性エッチングを施してコンタクトホール8の底面に半導体基板1を露出することで、シリコン室化限24の表面にはシリコン熱酸化限9の一部94のが残ることになる。

(Q100)以上により、ビッドラインコンダクト部2 0とゲート電優2との能縁耐性が向上し、ビットライン コンタクト部20を介してゲート電優2とビットライン 21との電気的な短絡を確実に抑制することができ、所 望の動作を確実に行うことのできるDRAMが得られ る。

【Q101】一般にDRAMにおいては、適常の検査ではスクリーニックすることができない不良をあらかじめ検出するために、加速評価(Burn-in)が行われる。この加速評価において不良が認められて、そのDRAMに対して不良解析を行っても、その不良を特定することができないことがある。特に、このゲート電係とピットラインコッタクト部間の電気的な理論は、実デバイスにおいて発見することが困難な不良モードとされている。

(ロ・ロ2) 各実施の形態においてそれぞれ説明したように、本半導体装置の動造方法ではその不良の原因と考えられているピンホールに起因する電気的な環路を効果的に阻止することができる。

【の103】なお、上記各案施の形態においては、単築体装置としてDRAMを例に単げて説明した。ゲート電極のような一導電部とこの一導電部を置う所定の絶縁 限、その所定の絶縁限を覆う層間絶縁限を有し、その層間絶縁限に対して少なくとも所定の絶縁限と平面的にオーバラップするように形成されたコンタクト部のような他の導電部を備えた半導体装置であれば、DRAMに限られず、たとえばBRAMのような半導体装置であってもよい。

:[0104] 今回開示された実施の形態はすべての点で 関示であって、制限的なものではないと考えられるべき である。本説明は上記の説明ではなくて特許請求の範囲 によって示され、特許請求の範囲と均等の意味および範 囲内でのすべての変更が含まれることが意図される。

(0105)

【発明の効果】本発明の1つの局面における半導体装置

によれば、第1億線限に第1英電部と第2英電部との間を空洞が実質的に貫通するのを防止するための処理が施されている。これにより、たとえば第1億線膜を形成する際に生じるピンホールが第1英電部と第2英電部との間を貫通するようなことが防止されて、第1英電部と第2英電部との電気的な短値を阻止することになる。その結果、半導体装置の電気的な動作が安定する。

0 , 1

【0106】好ましくは、第1箱縁取は少なくとも2層からなることで、この場合には、第1箱縁関のうち1層目の層に生じたピンホールは2層目の層によって覆われることになる。これにより、第1導電部の近傍の第1箱縁関の部分から第2導電部の近傍の第1箱縁関の部分にまで到達するような比較的大きなピンホールの形成が抑制されて、第1導電部と第2等電部との電気的な短組を効果的に阻止することができる。

【0107】また好ましくは、第1路梯限に結酸化処理を施すことにより形成された結酸化部を含んでいることにより、第1 疑電部と第2 英電部との間に結酸化部が位置することになり第1 英電部と第2 英電部との絶縁耐性が向上して、両者の電気的な短格を确実に阻止することができる。

【0108】さらに好ましくは、第1倍縁敗にピシホールが存在する場合に、熱酸化部はそのピンホール内に形成されていることで、この場合には、たとえばピンホールと第1導電部との間に位置する第1億縁敗が極所的に達くなっている部分ができても、ピンホール内が熱酸化部によって充填されていることで、ピンホール部分近傍において電界が発生することが抑制される。

【0109】また好ましくは、熱酸化部は、第1箱縁膜の表面に位置する裏面熱酸化部を含んでいることにより、第14年電部と第24年部との間には第144線膜に加えて表面熱酸化部が位置することになり、第14年部と第24年電影との絶縁所性がさらに向上して、両者の電気的な短路をより確実に阻止することができる。

【0110】好まじくは、第1導電部はゲート電極を含み、第2導電部はピットラインコンタクト部を含んでいることで、この場合には、たとえばDRAMなどのメモリ素子を有する単導体装置の電気的動作の安定性が向上。する。

【O 1 1 1】より具体的な限種として、第1 路縁限はシリコン会化限であり、第2 路縁限はシリコン酸化限であることで、この場合には、シリコン会化限を実質的にエッチングすることなくシリコン酸化限だけをエッチングすることができ、自己整合的に容易に開口部を形成することができる。

(0112)本発明の他の局面における半導体装置の製造方法によれば、第1億縁限を形成する工程において、第1億縁限に第1導電部と第2導電部との間を空洞が実質的に宜通するのを防止する所定の処理が施される。これにより、たとえば第1億縁限を形成する際に生じるピ

ンホールが第1導電部と第2導電部との間を資道するようなことが防止されて、第1導電部と第2導電部との電気的な短線を阻止することになる。その結果、電気的動作の変定性の高い半導体装置が得られる。

【の113】 好ましくは、第1 絶縁既を形成する工程は、所定の処理として第1 絶縁既を少なくとも 2 層形成する工程を含んでいることにより、仮に第1 絶縁既のうち 1 層目の層にピンホールが生じたとしても、そのピンボールは 2 層目の層によって預われることになる。これにより、第1 揮電部の近傍の第1 絶縁限の部分にまて到達するような比較的大きなピンホールの形成が抑制されて、第1 導電部と第2 揮電部との電気的な短線を効果的に阻止することができる。

【O.1.1.4.】また好ましくは、第1倍縁限を形成する工程は、所定の処理として第1絶縁限に熱酸化処理を施するとにより熱酸化酸を形成する工程を含んでいることにより、第1等電部と第2等電部との間に熱酸化部が形成されて第1等電部と第2等電部との絶縁耐性が向上し、両者の電気的な短線を確実に阻止することができる。

【0115】さらに好ましくは、その熱酸化部を形成する工程は、第1倍縁限を形成する際に第1倍縁限中にピンホールが生じた場合に、そのピンホール内に熱酸化部を形成する工程を含んでいることにより、たとえばピンホールと第1 障電部との間に位置する第1倍縁眠が極所的に強くなっている部分ができても、ピンホール内に熱酸化部が形成されることで、ピンホール部分近傍において電界が発生することが抑制される。

(Q.116)また好ましくは、独放化部を形成する工程は、第1格線映の裏面に触放化部を形成する工程を含んでいることにより、第1導電部と第2導電部との間には第1格線映に加えて表面無酸化部が形成されて第1導電部と第2導電部との移縁耐性がさらに向上し、両者の電気的な短格をより確実に阻止することができる。

【O 1 17】 さらに好ましくは、熱酸化部を形成する工程の後、表面酸化部を除去する工程を含んでいる。

(C) 1:8) 無酸化部を形成する際には、たとえば間口部の底に露出した半導体基板の表面にも裏面酸化部が形成される。このような半導体基板の表面に形成された表面酸化部を除去することで、第2導電部と半導体基板との所定の電気的な接触が可能になる。また、表面酸化部をたとえばウェッドエッチングにより除去する際に、ピンホールに形成された無酸化部が除去されることもないので、第1導電部と第2導電部との電気的な短輪を防止する効果も低下しない。

【0119】好ましくは、第1導電部を形成する工程は、 ゲート電価を形成する工程を含み、第2導電部を形成す る工程は、ビットラインコンタクト部を形成する工程を 含んでいることにより、たとえばDRAMなどのメモリ 素子を有する半導体装置の電気的動作の安定性が向上す る.

【9120】具体的な関種として、第1箱縁限はシリコン盤化限であり、第2箱縁限はシリコン酸化限であることが好ましく、これにより、シリコン酸化限を実質的にエッチングすることなくシリコン酸化限だけをエッチングすることができ、自己整合的に容易に開口部を形成することができる。

(図面の簡単な説明)

- 【図1】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。
- 【図2】 同実施の形態において、図1に示す工程の後に行われる工程を示す断面図である。
- 【図3】 同実施の形態において、図2に示す工程の後に行われる工程を示す断面図である。
- 【図4】 同実施の形態において、図3に示す工程の後に行われる工程を示す断面図である。
- 【図5】 同実施の形態において、図4に示す工程の後に行われる工程を示す断面図である。
- 【図6】 同実施の形態において、図5に示す工程の後に行われる工程を示す断面図である。
- 【図7】 同実施の形態において、図5に示す工程の後に行われる工程を示す断面図である。
- 【図9】 同実施の形態において、絶縁所性の向上を説明するための一工程を示す断面図である。
- 【図9】 同実施の形態において、路線耐性の向上を説明するための図 8に示す工程の後に行われる工程を示す 断面図である。
- 【図10】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。
- 【図11】 同実施の形態において、図10に示す工程 の後に行われる工程を示す断面図である。
- 【図12】 同実施の形態において、図11に示す工程 の後に行われる工程を示す断面図である。
- 【図13】 同実施の形態において、図12に示す工程 の後に行われる工程を示す断面図である。
- 【図1.4】 同実施の形態において、図1.3に示す工程:の後に行われる工程を示す断面図である。
- 【図15】 同実施の形態において、図14に示す工程 の後に行われる工程を示す断面図である。
- 【図16】 同実施の形態において、絶縁耐性の向上を 説明するための一工程を示す断面図である。
- 【図17】 同実施の形態において、絶縁所性の向上を 説明するための図16に示す工程の後に行われる工程を 示す断面図である。
- 【図18】 本発明の実施の形態さに係る半導体装置の 製造方法の一工程を示す断面図である。
- 【図19】 同実施の形態において、図18に示す工程・


- の後に行われる工程を示す断面図である。
- 【図20】 同実施の形態において、図19に示す工程の後に行われる工程を示す断面図である。
- 【図21】 同実施の形態において、絶縁耐性の向上を 説明するための一工程を示す断面図である。
- 【図22】 同実施の形態において、絶縁耐性の向上を説明するための図21に示す工程の後に行われる工程を示す断面図である。
- 【図23】 本発明の実施の形態4に係る半導体装置の 製造方法の一工程を示す断面図である。
- 【図24】 同実施の形態において、図23に示す工程の後に行われる工程を示す断面図である。
- 【図25】 同実施の形態において、図24に示す工程 の後に行われる工程を示す断面図である。
- 【図26】 同実施の形態において、図25に示す工程 の役に行われる工程を示す断面図である。
- 【図27】 同実施の形態において、図2.5に示す工程 の後に行われる工程を示す断面図である。
- 【図28】 同実施の形態において、図27に示す主程 の後に行われる工程を示す断面図である。
- 【図29】 同実施の形態において、図28に示す工程 の後に行われる工程を示す断面図である。
- 【図3:0】 同実施の形態において、絶縁所性の向上を 説明するための一工程を示す断面図である。
- (図3 1) 同実施の形態において、経縁耐性の向上を 説明するための図3 0に示す工程の後に行われる工程を 示す断面図である。
- 【図32】 同実施の形態において、変形例に係る一工 程を示す断面図である。
- 【図3:3】 本発明の実施の形態5に保る単雄体装置の 製造方法の一工程を示す断面図である。
- (図34) 同実施の形態において、図33に示す工程 の後に行われる工程を示す断面図である。
- 【図35】 本発明の実施の形態6に係る半導体装置の製造方法の一工程を示す断面図である。
- 【図36】 同実施の形態において、図35に示す工程 の後に行われる工程を示す断面図である。
- 【図37】 DRAMにおけるメモリセルの等価回路を 示す図である。
- 【図3.8】 従来のDRAMの一断面図である。 【符号の説明】
- 1 半導体基版、2e ポリシリコン酸、2b タングステンシリサイド膜、2 ゲート電極、3、4、4e、4b シリコン窒化膜、5、5e、6、9eシリコン協酸化膜、10 ゲート絶縁膜、11、11e、11b ピンホール、20 ピットラインコンタクト部、21

16-10


ビットライン.

as ay so the







(Ø 3)




(®5)




(Ø Ø)




(E 2)




(図 4)




(図6)



[2 1 0]



* e) , ?



(図11)







图13)




(Ø 16)




[図9]




(図12)



[图14]




(図 i e)




1 0) 1







[図17]




(図19)




[820]




[図21]




[22]




(B23)




[图24]




(図25)




[图26]




[图27]




[228]



[888]




(233)





[図37]





(E30)












[338]



プロントページの抗き

F ターム(参考) 4MI0 4 AAO1 BB01 BB40 CC01 CC05 D002 DD04 DD08 DD09 DD16 DD17 DD19 DD55 D065 D066 DD71 EE08 EE09 EE12 EE14 EE15 EE17 FF14 GG16 HH12 HH14 HH20 SF033 HH04 HH07 HH26 JJ04 KKO1 LL04 MKO7 MM15 NN40 PP08 D008 Q009 Q010 Q016 Q019 Q028 Q031 Q037 Q059 Q065 Q074 Q076 RR04 RR06 RR15 SS04 SS11 TF02 TF08 VV16 XX01 XX03 XX15 XX31 SF083 AD21 GA27 JA35 JA33 JA33 KM33 MA20 PR03 PR05 PR12

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.